All-digital phase-locked loop in 40 nm CMOS for 5.8 Gbps serial link transmitter

Julkaisussa: 2015 European Conference on Circuit Theory and Design, ECCTD 2015
Tekijät: Antonov, Yury; Tikka, Tero; Stadius, Kari; Ryynänen, Jussi
Tekijöiden määrä: 4
Kieli: englanti
Julkaisutyyppi: A4 Artikkeli konferenssijulkaisussa
Julkaisufoorumiluokka : 1
JUFO-ID: 71909
Julkaisija: Institute of Electrical and Electronics Engineers
Julkaisuvuosi: 2015
Emojulkaisun nimi: 2015 European Conference on Circuit Theory and Design, ECCTD 2015
Tieteenala: Tekniikka
Sähkö-, automaatio- ja tietoliikennetekniikka, elektroniikka
Paikalliset tekijät ja heidän affiliaationsa: Ryynänen, Jussi - Aalto-yliopisto, Department of Electronics & Nanoengineering
Stadius, Kari - Aalto-yliopisto, Department of Electronics & Nanoengineering
Tikka, Tero - Aalto-yliopisto, Department of Electronics & Nanoengineering
Antonov, Yury - Aalto-yliopisto, Department of Electronics & Nanoengineering
Aiheet:
Linkit: https://dx.doi.org/10.1109/ECCTD.2015.7300035
Organisaation sisäinen affiliaatio: Aalto-yliopisto, Department of Electronics & Nanoengineering